### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Nobuaki HATORI Group Art Unit: Not Yet Assigned

Serial No.: Not Yet Assigned Examiner: Not Yet Assigned

Filed: August 21, 2003

For: METHOD OF MANUFACTURING A SEMICONDUCTOR LASER

# **CLAIM FOR PRIORITY UNDER 35 U.S.C. 119**

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

# Japanese Appln. No. 2002-244090, filed August 23, 2002

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicant has complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted,

ARMSTRONG, WESTERMAN & HATTORI, LLP

William G. Kratz, Jr. Attorney for Applicant Reg. No. 22,631

WGK/jaz Atty. Docket No. **030941** Suite 1000 1725 K Street, N.W. Washington, D.C. 20006 (202) 659-2930

Date: August 21, 2003

23850

PATENT TRADEMARK OFFICE

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月23日

出 願 番 号

Application Number:

特願2002-244090

[ ST.10/C ]:

[JP2002-244090]

出 願 人 Applicant(s):

富士通株式会社

2003年 3月 4日

特許庁長官 Commissioner, Japan Patent Office



\*

【書類名】 特許願

【整理番号】 0240142

【提出日】 平成14年 8月23日

【あて先】 特許庁長官殿

【国際特許分類】 H01S 5/12

【発明の名称】 半導体レーザの製造方法

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 羽鳥 伸明

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100091672

【弁理士】

【氏名又は名称】 岡本 啓三

【電話番号】 03-3663-2663

【手数料の表示】

【予納台帳番号】 013701

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9704683

【プルーフの要否】 要



## 【書類名】 明細書

【発明の名称】 半導体レーザの製造方法

【特許請求の範囲】

【請求項1】 基板上に半導体層を形成する工程と、

前記半導体層に周期的な凹凸を形成する工程と、

前記半導体層の凸部の平坦な面を凹部の底部に向って傾斜する面に変形させる 工程と、

前記凹部の内側にのみ量子ドットが3次元方向に並んだ活性層を形成する工程と

を有することを特徴とする半導体レーザの製造方法。

【請求項2】 前記凹部を前記凸部よりも広い幅で形成することを特徴とする請求項1に記載の半導体レーザの製造方法。

【請求項3】 前記凹凸を、光の伝播方向に沿って周期的に且つ前記量子ドットの管内波長の2分の1の自然数倍と同程度の周期で形成することを特徴とする請求項1に記載の半導体レーザの製造方法。

【請求項4】 前記量子ドットが自己形成的に形成されることを特徴とする 請求項1に記載の半導体レーザの製造方法。

【請求項5】 基板の上に第1の半導体からなる第1の層を形成する工程と

前記第1の層に周期的なストライプ状の溝を形成する工程と、

前記第1の層を前記基板とともに加熱して、前記第1の層の溝間の平坦な面を 溝の底部に向って傾斜する面に変形させる工程と、

前記溝の内側に第2の半導体を堆積し、格子定数の差を利用して前記溝の底部 にのみ量子ドットを形成する工程と

を有することを特徴とする半導体レーザの製造方法。

【請求項6】 前記第2の半導体の堆積は分子線エピタキシー法により実施することを特徴とする請求項5に記載の半導体レーザの製造方法。

【請求項7】 前記基板として、GsAs半導体基板、InGaAs半導体 基板及びInP半導体基板のうちのいずれかの基板を使用することを特徴とする 請求項5に記載の半導体レーザの製造方法。

【請求項8】 前記量子ドットを、InAs, InGaAs、InGaAs P及びGaInNAsのうちのいずれかにより形成することを特徴とする請求項 5に記載の半導体レーザの製造方法。

【請求項9】 出力光の波長が1.3 μ mとなるように前記溝のピッチを設定することを特徴とする請求項5に記載の半導体レーザ装置の製造方法。

【請求項10】 出力光の波長が1.55μmとなるように前記溝のピッチを設定することを特徴とする請求項5に記載の半導体レーザ装置の製造方法。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、活性層に量子ドット構造を有する半導体レーザの製造方法に関し、 特に、高速長距離光ファイバ通信やアクセス系光ファイバ通信の光源として好適 な半導体レーザの製造方法に関する。

[0002]

【従来の技術】

電気信号を光信号に変換する方法には、変調信号の変化に応じて半導体レーザから出力される光を直接変調する直接変調方式と、半導体レーザの出力光に対し外部から変調を加える外部変調方式とがある。

[0003]

一般的に、大容量光ファイバ通信システムでは外部変調方式が使用されており、光信号を発生する送信装置は、連続光を発生する量子井戸分布帰還形半導体レーザと、レーザから出力された光に信号を乗せる外部光変調器とから構成されている。仮に、量子井戸分布帰還形半導体レーザを高速で直接変調動作させると、半導体レーザの活性層に用いられている構造が量子井戸であるため注入キャリア密度の変動に起因して活性層の屈折率が変動し、発振波長のシフトが起きて伝送距離を制限するチャーピングと呼ばれる現象が発生する。

[0004]

このため、商用の大容量光ファイバ通信システムでは、前述の如く、外部変調

方式が一般化されている。連続発振単一モード半導体レーザと高速光変調器との組み合わせにより、10Gbit/s を超える超高速・大容量光ファイバ通信の実験も行われている。

[0005]

ところで、チャーピングを議論する上で重要なパラメータの一つに、線幅増大 係数がある。線幅増大係数αは、下記(1)式で定義される。

[0006]

【数1】

$$\alpha = -\frac{\partial \left[ \text{Re} \left\{ \chi(N) \right\} \right]}{\partial \left[ \text{Im} \left\{ \chi(N) \right\} \right]} \frac{\partial N}{\partial N} \qquad \dots (1)$$

[0007]

ここで、 $\chi$  (N) は活性層の複素感受率で、ReとImは $\chi$  (N) の実部と虚部、Nはキャリア密度である。 $\chi$  (N) の実部と虚部は、Kramers-Kronigの関係式で結ばれていることと、 $\chi$  (N) の虚部は利得gに比例することを用いると、線幅増大係数 $\alpha$ を定義する(1)式は、下記(2)式のように書き表すことができる。

[0008]

【数2】

$$\alpha(E, N) = -P \int_{-\infty}^{\infty} \frac{\partial g(E', N)/\partial N}{E' - E} dE' / \partial g(E', N)/\partial N \quad \cdots \quad (2)$$

[0009]

ここで、E′及びEはエネルギー、PはCauchyの主値積分を表わす。

[0010]

バルク構造を半導体レーザの活性層として用いる場合、線幅増大係数は発振波 長近傍で4~6程度の値である。量子井戸構造を活性層に用いることで、線幅増 大係数を2程度まで低減することができる。量子井戸の材料や組成及びレーザ構 造を調整し、DFB (分布帰還形) 構造によって発振波長を微分利得スペクトルのピーク方向へずらすことで、線幅増大係数を1.4~1.8という小さな値にできることが報告されている。しかし、これを更に小さくすることは、量子井戸構造では困難である。それは、線幅増大係数は活性層の微分利得スペクトルのピークで0となるが、量子井戸構造では通常、微分利得スペクトルのピーク位置は利得スペクトルの吸収領域にあり、利得スペクトルのピーク位置とずれているためである。

#### [0011]

量子井戸構造半導体レーザよりも更に線幅増大係数の低減が期待されるものとして、活性層に量子ドット構造を有する量子ドット分布帰還形半導体レーザが提案されている。

#### [0012]

図1は、従来の量子ドット分布帰還形型半導体レーザの構造を示す断面図である。

### [0013]

n型GaAs 半導体基板11の上にはn型A1GaAsクラッド層12が形成されており、このA1GaAsクラッド層12上にはi型GaAsSCH (Separate Confinement Heterostructure:分離閉じ込め)層13が形成されている。GaAsSCH層13には、量子ドット14が3次元方向に配列した領域と、量子ドットが形成されていない領域とが一定の周期で設けられている。このi型GaAsSCH層13が半導体レーザの活性層である。

#### [0014]

GaAsSCH層13の上にはp型AlGaAsクラッド層15が形成されており、AlGaAsクラッド層15の上にはp型GaAsキャップ層16が形成されている。

#### [0015]

GaAs半導体基板11の下及びGaAsキャップ層16の上にはそれぞれ電極17a,17bが形成されている。また、GaAsSCH層13の一方の端面側には高反射率ミラー18が形成され、他方の端面側には低反射率ミラー19が

形成され、低反射率ミラー19を通って光が出射するようになっている。

[0016]

量子ドットは、一般的に、InAs/GaAs等の歪み系へテロエピタキシャル構造において、ヘテロエピタキシャル成長の初期に出現するS-K (Stranski-Krastanov) モード成長を利用することにより形成される(例えば、特開平9-326506号参照)。

[0017]

以下、図1~図3を参照して、従来の量子ドット分布帰還形半導体レーザの製造方法を説明する。

[0018]

まず、MOVPE (Metalorganic vapor phase epitaxy:有機金属気相成長) 法又はMBE (Molecular Beam Epitaxy:分子線エピタキシー)法により、GaAs半導体基板11の(100)面上にn型AlGaAsクラッド層12を約1400nmの厚さに形成する。次に、チャンバ内にTEGa(トリエチルガリウム)及びAsH3を供給して、図2(a)に示すように、AlGaAsクラッド層12の上に、i型GaAs層21を約20nmの厚さに形成する。このときの基板温度は、例えば620℃とする。

[0019]

その後、図2(b)に示すように、Gao供給を遮断して基板温度を約500 Cまで下げ、チャンバ内にIno分子ビームを導入して、厚さが1~数分子層分 Oi型InAs層を堆積する。このとき、InAs層の格子定数がGaAs層2 1の格子定数と若干異なるため、S-Kモード成長により、図2(c)に示すよ うに、GaAs層21の上に相互に離隔した多数のInAs島22が発生する。

[0020]

このようにして第1層目のInAs島22が形成された後、図2(d)に示すように、GaAs層21の上に厚さが2~3nmのi型GaAsからなる中間層23を堆積する。これにより、InAs島22がバンドギャップの大きいGaAsに囲まれて、キャリアを3次元的に閉じ込める量子ドット14が形成される。

[0021]

その後、InAs島22の形成とi型GaAs中間層23の堆積を数回繰り返し、図3(a)に示すように、量子ドット14が3次元方向に配列した積層量子ドット構造の層24形成する。

## [0022]

次に、フォトリソグラフィ法により層24をエッチングして、図3(b)に示すように、A1GaAsクラッド層12に到達するストライプ状の溝25を形成する。その後、図3(c)に示すように、全面にi型GaAs層を堆積して溝25を埋め、表面を平坦化する。このようにして、GaAsSCH層13が形成される。GaAsSCH層13には、量子ドット14が3次元方向に整列した領域と、量子ドット14が設けられていない領域とが一定の周期で並んでいる。

### [0023]

次いで、図1に示すように、GaAsSCH層13の上にp型AlGaAsクラッド層15及びp型GaAsキャップ層16を形成する。その後、電極17a,17b、高反射率ミラー18及び低反射率ミラー19を形成する。これにより、量子ドット分布帰還形半導体レーザが完成する。

# [0024]

# 【発明が解決しようとする課題】

前述したように、大容量光ファイバ通信システムでは一般的に、半導体レーザと光変調器とを集積して送信機を構成している。しかし、この方式は、半導体レーザ単体の直接変調と比べると構成が複雑であり、製作にかかるコストが増大するという欠点がある。

#### [0025]

量子ドット構造の半導体レーザは、量子井戸構造の半導体レーザに比べて線幅 増大係数が小さく、直接変調してもチャーピングが発生しにくいという利点があ る。しかし、超高速・大容量光ファイバ通信システムに利用するために、量子ド ットがより一層高密度かつ均一であり、利得の大きい半導体レーザが望まれてい る。

#### [0026]

以上から、本発明は、高密度かつ均一な量子ドットを形成でき、利得が大きく

、直接変調してもチャーピングが発生しにくい半導体レーザの製造方法を提供することを目的とする。

[0027]

## 【課題を解決するための手段】

上記した課題は、基板上に半導体層を形成する工程と、前記半導体層に周期的な凹凸を形成する工程と、前記半導体層の凸部の平坦な面を凹部の底部に向って傾斜する面に変形させる工程と、前記凹部の内側にのみ量子ドットが3次元方向に並んだ活性層を形成する工程とを有することを特徴とする半導体レーザの製造方法により解決する。

### [0028]

また、上記した課題は、基板の上に第1の半導体からなる第1の層を形成する 工程と、前記第1の層に周期的なストライプ状の溝を形成する工程と、前記第1 の層を前記基板とともに加熱して、前記第1の層の溝間の平坦な面を溝の底部に 向って傾斜する面に変形させる工程と、前記溝の内側に第2の半導体を堆積し、 格子定数の差を利用して前記溝の底部にのみ量子ドットを形成する工程とを有す ることを特徴とする半導体レーザの製造方法により解決する。

# [0029]

本発明においては、第1の半導体からなる半導体層に周期的な凹凸(又は、溝)を形成する。凹凸の周期は例えば量子ドットの管内波長の2分の1の自然数倍と同程度に設定する。

# [0030]

次に、凸部の平坦な面を凹部の底部に向って傾斜する面に変形させる。例えば、凸部の幅を十分小さくしておくと、基板温度を上昇する過程で凸部の断面形状がなだらかになり、凸部の平坦な面をなくすことができる。

#### [0031]

その後、例えば分子線エピタキシー法により半導体層の上に第2の半導体を堆積する。この場合に、第2の半導体は凸部の傾斜面には殆ど堆積せず、主に凹部の底面に堆積する。そして、凹部の底面でS-Kモード成長し、量子ドットを形成する。

[0032]

このように、本発明では、凹部(又は、溝)の底部にのみ量子ドットが自己形成されるので、高密度かつ均一な量子ドットが得られる。これにより、利得が大きく、直接変調してもチャーピングが発生しにくい半導体レーザを製造することができる。

[0033]

【発明の実施の形態】

以下、本発明の実施の形態について、添付の図面を参照して説明する。

[0034]

(第1の実施の形態)

図4~図7は本発明の第1の実施の形態の量子ドット分布帰還形半導体レーザの製造方法を示す図である。

[0035]

まず、図4(a)に示すように、MBE法により、n型GaAs半導体基板51の(100)面上にn型Al<sub>0.4</sub> Ga<sub>0.6</sub> Asからなるクラッド層52を約1400nmの厚さに形成する。このとき、基板温度は、例えば620℃とする。なお、GaAs半導体基板に替えて、InGaAs半導体基板又はInP半導体基板を使用してもよい。

[0036]

次に、チャンバ内にTEGa(トリエチルガリウム)及びAsH<sub>3</sub>を供給して、図4(b)に示すように、AlGaAsクラッド層52の上にi型GaAs層53を約600nmの厚さに形成する。

[0037]

次に、MBE装置のチャンバから基板51を取り出して、i型GaAs層53の表面にフォトレジストを塗布する。そして、電子ビーム露光によりフォトレジストに回折パターンを描画し、その後現像処理を施して、幅が約50nm、ピッチが一定のストライプ状のレジストマスク(図示せず)を形成する。

[0038]

次に、マスクに覆われていない部分のi型GaAs層51をドライエッチング

して、図5(a)に示すように、深さが約400nmの溝54を形成する。この場合に、ドライエッチングでは基板51に対し垂直方向にエッチングが進むため、図5(a)のように溝54の断面はほぼ矩形となり、溝と溝との間の部分(以下、「テラス」と呼ぶ)は平坦である。

# [0039]

なお、溝54のピッチは発振波長に応じて設定する。本実施の形態では、後述するように各溝54内に量子ドットを形成して周期構造を構成するので、量子ドットの周期構造が管内波長の1/2の自然数倍と同程度となるように溝54のピッチを決定する。例えば、発振波長を $1.3\mu$ mとする場合は溝54のピッチを200nmとし、発振波長を $1.55\mu$ mとする場合は溝54のピッチを240nmとする。但し、発振波長は量子ドットの周期だけでなく、量子ドットの組成や大きさにも関係する。

# [0040]

次に、基板51をMBE装置のチャンバ内に戻し、約500℃まで加熱する。 この加熱により、図5(b)に示すように、溝54の縁部がなだらかな曲面になり、テラスの平坦な部分が殆どなくなる。

#### [0041]

次に、図5(c)に示すように、チャンバ内にIn及びAsの分子ビームを導入して、i型InAs層を形成する。このとき、InAs分子は凸部の傾斜面には殆ど堆積せず、主に溝54の底部に堆積する。そして、溝54の底部にi型InAs層がある程度堆積すると、図6(a)に示すように、S-Kモード成長により相互に離隔した多数のInAs島55が発生する。

# [0042]

このようにして第1層目のInAs島55を形成した後、図6(b)に示すように、全面にi型GaAs中間層56を約2~3nmの厚さに形成して、InAs島55をi型GaAs中間層56で覆う。これにより、InAs島55の周囲がバンドギャップの大きいGaAsに囲まれ、キャリアを3次元的に閉じ込める量子ドット57が形成される。

### [0043]

なお、本実施の形態では量子ドット57をInAsにより形成しているが、InGaAs、InGaAsP又はGaInNAs等により形成してもよい。

[0044]

次に、InAs島55の形成とi型GaAs中間層56の堆積を数回繰り返し、図6(c)に示すように、溝54の内側に量子ドット57が3次元方向に並んだ量子ドット構造を形成する。

[0045]

その後、溝54が埋まるまでi型GaAsを堆積し、表面を平坦化する。これにより、図7(a)に示すように、i型GaAsSCH層(活性層)58が形成される。GaAsSCH層58には、量子ドット57が3次元方向に配列した領域と、量子ドット57が設けられていない領域とが周期的に並んでいる。

[0046]

次いで、図7(b)に示すように、GaAsSCH層58の上にp型A1<sub>0.4</sub>Ga<sub>0.6</sub>Asからなるクラッド層59を約1400nmの厚さに形成し、更にその上にp型GaAsキャップ層60を約400nmの厚さに形成する。そして、GaAsSCH層58の一方の端面側に高反射率ミラー62を形成し、他方の端面側に低反射率ミラー63を形成する。また、基板51の下側に電極61aを形成し、p型GaAsキャップ層59の上に電極61bを形成する。これにより、量子ドット分布帰還形半導体レーザが完成する。

[0047]

本実施の形態によれば、図5 (c)に示すように、凸部の傾斜面に到達したIn分子及びAs分子は溝54の底部の平面へ移動して量子ドットを形成するため、平板状の基板の上へ量子ドットを形成する場合(図1~図3参照)に比べて量子ドットを高密度かつ均一に形成することができる。その結果、定在波の腹部分に量子ドットが高密度に局在することによって、利得が増大するという効果が得られる。従って、本実施の形態により製造された半導体レーザは、直接変調してもチャーピングが発生しにくく、超高速・大容量光ファイバ通信システムに適用できる。

[0048]



なお、本願発明者等は、半導体基板上に周期的な凹凸を設け、凹部の底面(谷部)及び凸部の上面(山部)にそれぞれ量子ドットを形成した半導体レーザを提案している(特開2001-326421号)。この半導体レーザに比べて、本発明の半導体レーザは溝の底部のみに量子ドットを形成するので、量子ドットの密度及び均一性が向上し、利得がより一層大きくなるという利点がある。

[0049]

(第2の実施の形態)

図8は、本発明の第2の実施の形態の半導体レーザの製造方法を示す断面図である。なお、本実施の形態は、本発明をリッジ(ridge)メサ型の半導体レーザの製造に適用した例を示している。

[0050]

まず、MBE法により、n型半導体基板71の(100)面上にn型A1GaAsクラッド層72を形成し、その上に量子ドットの周期構造を有するi型GaAsSCH層73を形成する。i型GaAsSCH層73は、第1の実施の形態と同様の方法により形成する(図5,図6参照)。

[0051]

その後、i型GaAsSCH層73上にp型A1GaAsクラッド層74を形成し、更にその上にp型GaAsキャップ層75を形成する。

[0052]

次に、p型GaAsキャップ層75の上に所定の形状のマスクを形成し、n型AlGaAsクラッド層72の厚さ方向の途中までエッチングして、リッジメサ構造を形成する。なお、予めGaAs半導体基板71とAlGaAsクラッド層72との間にn型GaAsバッファ層を形成しておき、GaAsバッファ層が露出するまでエッチングを行ってもよい。

[0053]

次に、半導体基板 7 1 の上側全面に例えば S i N 等の絶縁膜 7 6 を形成する。 そして、フォトリソグラフィ法により絶縁膜 7 6 を選択的にエッチングして、 n 型A 1 G a A s クラッド層 7 2 が露出する開口部と、 p 型 G a A s キャップ層 7 5 が露出する開口部を形成する。その後、半導体基板 7 1 の上側全面に金属膜を 形成し、フォトリソグラフィ法により金属膜をパターニングして、n型A1GaAsクラッド層に接続する電極77aと、p型GaAsキャップ層75に接続する電極77bとを形成する。これにより、リッジメサ型の半導体レーザが完成する。

# [0054]

本実施の形態においても、第1の実施の形態と同様に、i型GaAs層にストライプ状に溝を形成し、熱によりテラスの平坦部分を殆どなくした後、MBE法によりInAs量子ドットを形成する。これにより、溝の底部に量子ドットが高密度かつ均一に形成され、利得が大きく、直接変調してもチャーピングが発生しにくい半導体レーザが得られる。

### [0055]

# (その他の実施の形態)

上述した第1及び第2の実施の形態ではいずれも本発明を端面発光半導体レーザの製造に適用した場合について説明したが、本発明は面発光半導体レーザの製造に適用することもできる。図9は、面発光半導体レーザの一例を示す断面図である。

#### [0056]

n型半導体基板81上にはn型A1GaAsクラッド層82が形成されている。このn型A1GaAsクラッド層82はメサ型に形成されており、n型A1GaAsクラッド層82のメサ部の上にはミラー層83が形成されている。このミラー層83は、例えば交互に積層されたGaAs層とA1GaAs層とにより構成される。

### [0057]

ミラー層83の上には、量子ドットの周期構造を有するi型GaAsSCH層84が形成されている。このi型GaAsSCH層84の上には、ミラー層85が形成されている。このミラー層85も、例えば交互に積層されたGaAs層とAlGaAs層とにより構成されている。但し、ミラー層85はミラー層83よりも積層数を少なくして、ある程度増幅された光がミラー層85を通過するようにしている。

[0058]

ミラー層85の上にはp型A1GaAsクラッド層86が形成されており、p型A1GaAsクラッド層86の上にはp型GaAsキャップ層87が形成されている。

[0059]

これらのA1GaAsクラッド層82、ミラー層83、i型GaAsSCH層84、ミラー層85、p型A1GaAsクラッド層86及びp型GaAsキャップ層87の上面又は側面は絶縁膜88に覆われている。一方の電極89aは絶縁膜88に設けられた開口部をA1GaAsクラッド層82に接続され、他方の電極89bはリング状に形成されて、絶縁膜88に設けられた開口部を介してp型GaAsキャップ層87に接続されている。また、電極89bの内側には、反射防止膜90が形成されている。

[0060]

このような構成の面発光半導体レーザにおいて、i型GaAsSCH層を第1の実施の形態で説明した方法により形成する。すなわち、i型GaAs層にストライプ状に溝を形成し、熱によりテラスの平坦部分を殆どなくした後、MBE法によりInAs量子ドットを形成する。但し、面発光半導体レーザでは、垂直方向の量子ドットの周期が管内波長の1/2の自然数倍と同程度になるようにする

[0061]

(付記1)基板上に半導体層を形成する工程と、前記半導体層に周期的な凹凸を形成する工程と、前記半導体層の凸部の平坦な面を凹部の底部に向って傾斜する面に変形させる工程と、前記凹部の内側にのみ量子ドットが3次元方向に並んだ活性層を形成する工程とを有することを特徴とする半導体レーザの製造方法。

[0062]

(付記2)前記凹凸を、光の伝播方向に沿って周期的に且つ前記量子ドットの管内波長の2分の1の自然数倍と同程度の周期で形成することを特徴とする付記1に記載の半導体レーザの製造方法。

[0063]

(付記3)前記量子ドットが自己形成的に形成されることを特徴とする付記1 に記載の半導体レーザの製造方法。

[0064]

(付記4)基板の上に第1の半導体からなる第1の層を形成する工程と、前記第1の層に周期的なストライプ状の溝を形成する工程と、前記第1の層を前記基板とともに加熱して、前記第1の層の溝間の平坦な面を溝の底部に向って傾斜する面に変形させる工程と、前記溝の内側に第2の半導体を堆積し、格子定数の差を利用して前記溝の底部にのみ量子ドットを形成する工程とを有することを特徴とする半導体レーザの製造方法。

[0065]

(付記5)前記第2の半導体の堆積は分子線エピタキシー法により実施することを特徴とする付記4に記載の半導体レーザの製造方法。

[0066]

(付記6)前記溝の幅を、溝間の平坦部分の幅よりも広くすることを特徴とする付記4に記載の半導体レーザの製造方法。

[0067]

(付記7)前記溝の内側に量子ドットを積層して形成することを特徴とする付記4に記載の半導体レーザの製造方法。

[0068]

(付記8)前記基板として、GsAs半導体基板、InGaAs半導体基板及びInP半導体基板のうちのいずれかの基板を使用することを特徴とする付記4に記載の半導体レーザの製造方法。

[0069]

(付記9)前記量子ドットを、InAs, InGaAs、InGaAsP及びGaInNAsのうちのいずれかにより形成することを特徴とする付記4に記載の半導体レーザの製造方法。

[0070]

(付記10)前記第1の層がGaAsからなることを特徴とする付記4に記載の半導体レーザの製造方法。

[0071]

(付記11)前記溝を、管内波長の2分の1の自然数倍と同程度の周期で形成することを特徴とする付記4に記載の半導体レーザの製造方法。

[0072]

(付記12)出力光の波長が1.3 μmとなるように前記溝のピッチを設定することを特徴とする付記4に記載の半導体レーザ装置の製造方法。

[0073]

(付記13) 出力光の波長が1.55μmとなるように前記溝のピッチを設定することを特徴とする付記4に記載の半導体レーザ装置の製造方法。

[0074]

【発明の効果】

以上説明したように、本発明によれば、第1の半導体からなる半導体層に周期的な凹凸(又は、溝)を形成し、凸部の平坦な面を凹部の底部に向って傾斜する面に変形させる。そして、例えば分子線エピタキシー法により半導体層の上に第2の半導体を堆積する。これにより、第2の半導体は凸部の傾斜面には殆ど堆積せず、主に凹部の底部に堆積してS-Kモード成長し、量子ドットが自己形成される。

[0075]

このようにして、本実施の形態では凹部の底部に量子ドットを自己形成するので、高密度かつ均一な量子ドットが得られる。これにより、利得が大きく、直接 変調してもチャーピングが発生しにくい半導体レーザを製造することができる。

【図面の簡単な説明】

【図1】

図1は、従来の量子ドット分布帰還形型半導体レーザの構造を示す断面図である。

【図2】

図2は、従来の量子ドット分布帰還形半導体レーザの製造方法を説明する図 ( その1)である。

【図3】

図3は、従来の量子ドット分布帰還形半導体レーザの製造方法を説明する図(その2)である。

# 【図4】

図4は、本発明の第1の実施の形態の量子ドット分布帰還形半導体レーザの製造方法を示す図(その1)である。

#### 【図5】

図5は、本発明の第1の実施の形態の量子ドット分布帰還形半導体レーザの製造方法を示す図(その2)である。

#### 【図6】

図6は、本発明の第1の実施の形態の量子ドット分布帰還形半導体レーザの製造方法を示す図(その3)である。

#### 【図7】

図7は、本発明の第1の実施の形態の量子ドット分布帰還形半導体レーザの製造方法を示す図(その4)である。

#### 【図8】

図8は、本発明の第2の実施の形態の半導体レーザの製造方法を示す断面図である。

#### 【図9】

図9は、面発光半導体レーザの一例を示す断面図である。

#### 【符号の説明】

- 11, 51, 71, 81…n型GaAs半導体基板、
- 12, 52, 72, 82…n型AlGaAsクラッド層、
- 13, 58, 73, 84…i型GaAsSCH層、
- 14,57…量子ドット、
- 15, 59, 74, 86…p型AlGaAsクラッド層、
- 16,60,75,87…p型GaAsキャップ層、
- 17a, 17b, 61a, 61b, 77a, 77b, 89a, 89b…電極、
- 18,62…高反射率ミラー、
- 19,63…低反射率ミラー、


# 特2002-244090

- 21, 53…i型GaAs層、
- 22, 55…InAs島、
- 23, 56… i 型G a A s 中間層、
- 54…溝、
- 83,85…ミラー層。

【書類名】

図面

【図1】



11 : n型GaAs半導体基板


12, 15 : クラッド層


13 : i型GaAsSCH層


14: 量子ドット


16:p型キャップ層

# 【図2】











12:n型AlGaAsグラッド層


14 : 量子ドット 21 : i型GaAs層

22 : InAs島

# 【図3】








11 : n型GaAs半導体基板


12 : n型AlGaAsグラッド層

13:i型GaAsSCH層

14:量子ドット

# 【図4】







51 :n型GaAs半導体基板


52 : n型AlGaAsグラッド層

53:i型GaAs層

# 【図5】










53:i型GaAs層

54:溝

# 【図6】









55 : InAs島

56:i型GaAs中間層

57: 量子ドット

# 【図7】





51 : n型GaAs半導体基板


52, 59 : クラッド層

57 : 量子ドット

58:i型GaAsSCH層

60:p型キャップ層

# 【図8】




71 : n型GaAs半導体基板

72, 74 : クラッド層

73:i型GaAsSCH層

75 : キャップ層

# 【図9】



81 : n型GaAs半導体基板

82,86 : クラッド層

83,85 : ミラー層

84 i型GaAsSCH層

87: キャップ層

# 【書類名】要約書

## 【要約】

【課題】 高密度かつ均一な量子ドットを形成でき、利得が大きく、直接変調してもチャーピングが発生しにくい半導体レーザの製造方法を提供する。

【解決手段】 GaAs半導体基板上にA1GaAsクラッド層52を形成し、その上にi型GaAs層53を形成する。次に、フォトリソグラフィ法により、GaAs層53にストライプ状の溝54を形成した後、MBE法によりInAs層を形成する。このとき、基板温度の上昇に伴い、凸部の縁がなだらかに変形して平坦な部分が殆どなくなる。そして、凸部の傾斜面にはInAsが殆ど堆積せず、溝54の底部にInAsがS-Kモード成長して、相互に離隔したInAs島が形成される。このInAs島をi型GaAsで覆うと量子ドットが形成される。このようにして、溝54を用いて量子ドットの周期構造を形成する。

【選択図】 図5

# 出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社